CLIPPEDIMAGE= JP402280381A

PAT-NO: JP402280381A

DOCUMENT-IDENTIFIER: JP 02280381 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: November 16, 1990

INVENTOR-INFORMATION:

NAME

TAKAHASHI, MINORU YOSHIMI, MAKOTO

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

COUNTRY

N/A

APPL-NO: JP01100310

APPL-DATE: April 21, 1989

INT-CL (IPC): H01L029/784;H01L027/12

ABSTRACT:

PURPOSE: To improve drain withstand voltage of a transistor by making thicker a drain region than a channel region constructed into a thin film having the same impurity concentration as the channel region and a width less than a depleted maximum distance of the channel region, between the channel region and the drain region.

CONSTITUTION: An SiO<SB>2</SB> insulating film 12 having a protruded portion is deposited on a single crystal Si substrate 11 at the center of the surface of the same, and there is formed a silicon-on-insulation type MOS transistor 13 comprising a single crystal and having excellent characteristics such as low stray capacitance. Then, a gate electrode 5 is provided on

02/26/2003, EAST Version: 1.03.0002

the protruded portion of the film 12 through a gate oxide film 14, and there are located drain and source regions 17 and 18 constituting the transistor 13 on opposite sides of a channel region 16 located under the electrode 15 putting the channel region 16 therebetween. With such arrangement, thickness T < SB > 1 < /SB > of theregion 16 is defined as T<SB>1</SB>≥2[εϕF/(qNs)]<SP>0.5</SP> where ε is a dielectric constant, F is Fermi energy eV, q coulomb is the amount of basic charges, and Ns is impurity concentration. Further, thickness T<SB>2</SB> of the regions 17, 18 expressed as T<SB>2</SB>>T<SB>1</SB> is obtained.

COPYRIGHT: (C) 1990, JPO&Japio

⑫ 公 開 特 許 公 報 (A) 平2-280381

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)11月16日

H 01 L 29/784 27/12

7514-5F

H 01 L 29/78

311 X

審査請求 未請求 請求項の数 1 (全6頁)

半導体装置 60発明の名称

> 頭 平1-100310 ②特

22出 顧 平1(1989)4月21日

@発 明 橎 者 髙

神奈川県川崎市幸区小向東芝町 1 株式会社東芝総合研究

見 @発 明 者 吉

神奈川県川崎市幸区小向東芝町 1 株式会社東芝総合研究 信

株式会社東芝 勿出 願人

神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 三好 秀和 外1名

明線

1. 発明の名称

半導体装置

2. 特許請求の範囲

絶縁設上に形成された半導体膜に所定距離だ け離問して設けられた一対の高濃度不純物領域か らなるソース領域及びドレイン領域と、この両領 域に挟まれたチャネル領域上に絶縁膜を介して形 成されたゲート電板とを備えた半導体装置におい τ,

前記チャネル領域の厚さがチャネル領域の空乏 化母人距離以下に形成されるとともに、

前記ドレイン領域が前記チャネル領域よりも厚 く形成され、

かつ、前記チャネル領域とドレイン領域間に幅 が前記空乏化最大距離以下であって、不純物源度 が前記チャネル領域と同等もしくは、同等以上で 前記ドレイン領域の不統物濃度以下の領域が設け られたことを特徴とする半導体装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、絶縁膜上に形成された半導体膜 に電界効果トランジスタを形成した半導体装置に 関し、特にトランジスタ特性の改善を関った半導 体装置に関する。

(従来の技術)

近年、絶緑膜上に形成されたシリコン膜(S Insulator) KMOS OJM, Silicon On 型のトランジスタを形成する技術が開発されてい る。SOI膜上に形成されたトランジスタは、ラ ッチアップフリー、低浮遊容量等の優れた特性を 備えた素子である。このようなトランジスタにあ って、特に動作状態においてチャネル領域をすべ て空乏化できるようにSOI膜を薄く形成すると、 パンチスルー耐性の向上、短チャネル効果の減少 等の特性が得られることが知られている(IED M, Technical Digest, P. 107, 19

このようなトランジスタとしては、例えば第5

図に示すような構造のものがある。

第5図はSOI膜上に形成されたMOS型のN チャネルトランジスタの構造を示す断面図である。

第5 図において、シリコン駐板1にはSiO2からなる絶縁脱2が形成され、この絶縁脱2が形成されたP型の単結晶シーにひしたのり、のの単数の単にない。このののののは、が、このゲートをでは、ゲートをでは、ケートをでは、ケートをでは、ケートをでは、ケートをでは、ケートをでは、ケートをでは、ケートをでは、ケートをできるが形成され、このゲーンでは、ケーンでは、ケーンでは、ケーンでは、ケーンでは、ケーンでは、ケーンでは、ケーンでは、ケーンでは、ケーンでは、ケーンでは、ケーンでは、ケーンでは、ケーンでは、ケーンでは、ケーンでは、ケーンでは、サーンには、サーンでは、サーン

このような構造にあっては、SOI膜3の薄膜化にともなってドレイン領域7の膜厚も薄くなる。これにより、ドレイン領域7とチャネル領域8との境界近傍には電界が集中して高電界となる。

(作用)

上記構成において、この発明は、チャネル領域よりも厚く形成されたドレイン領域により、ドレイン領域側のチャネルでの電界の集中を観和するようにしている。また、チャネル領域とドレイン領域間に形成されたチャンネル領域と同等もしくはそれ以上でドレイン領域の不純物濃度を有する領域により、ドレイン領域に

このため、ドレイン電流はドレイン電圧とともには次に増大することになり、ドレイン破壊が生じ易くなる。この結果、ドレイン電流の増大を抑制するために、ドレイン電圧が著しく制限されることになり、動作速度の低下等の特性の低下を招いていた。

(発明が解決しようとする課題)

上記したように、海膜化されたSOI膜に形成されたトランジスタにあっては、ドレイン領域がチャネル領域とともに海膜化されて形成されていた。このため、チャネル領域とドレイン領域との境界近傍に電界が集中して、ドレイン耐圧が低下するといった不具合を招いていた。

そこで、この発明は、上記に描みてなされたものであり、その目的とするところは、SOI膜に 形成された電界効果トランジスタのドレイン列圧 を向上させた半導体装置を提供することにある。

[発明の効果]

(課題を解決するための手段)

上記目的を達成するために、絶縁膜上に形成

発生する正孔の蓄積及び、ドレイン領域における 不純物のチャネル領域への侵入を防止して、ドレ イン領域側のチャネル領域での電界の集中をより 一層級和するようにしている。

(実施例)

以下、図面を用いてこの発明の実施例を説明 する。

第1 図はこの発明の一実施例を示す半導体装置の構造を示す断面図である。同図に示す実施例は、この発明をSOI脱上に形成されたMOS型のNチャネルトランジスタに適用したものである。

第1図において、単結品シリコン基板11上には凸部を有するSiOz 殿からなる絶縁膜12が形成されており、この絶縁膜12上にP型の単結品シリコンからなるSOI膜13が形成されている。

SOI脱13の前記絶縁脱12の凸部上にはゲート酸化脱14を介してゲート電極15が形成されている。また、SOI脱13には、ゲート電極15下のチャネル領域16を挟んで対向するよう

に、不植物拡放別からなるドレイン領域17及びソース領域18が形成されている。さらに、チャネル領域16とドレイン領域17間には、ドレイン領域17と接するように領域19が設けられている。

このような構造において、チャネル領域16は、 その厚さT,が次式に示すように設定されている。 T $_1 \le 2 \left[\varepsilon \phi_F / \left(q \ Ns \ \right) \right]^n$

ここで、 E は誘電 中、 O F はフェルミエネルギー(e V)、 q は電子の基本電荷量(クーロン)、N S は不純物濃度(cm-3)である。

上式において、その右辺はチャネル領域16が 動作状態の場合にすべて空乏化できる最大の厚さ を示す館(空乏化最大距離)である。したがって、 チャネル領域16の厚さを上式において規定する ことにより、動作状態においてチャネル領域16 はすべて空乏化される。これにより、良好なスイッチング特性が得られる。

ドレイン領域17及びソース領域18は、その 厚さをT2 とすると、

レイン領域17を形成するN型の高濃度不純物領域と領域19との境界は、SOI膜13の厚さが T1 からT2 に変わる境界よりも上式で規定されるWの幅だけドレイン領域17側に位置する。

ここで、上述したような領域19が、チャネル 領域16とドレイン領域17との間に存在しない 場合には、薄膜化されて不純物濃度が低いチャネ ル領域16に接して不純物激度が濃く厚いドレイ ン領域17が形成されることになる。このような 場合には、ドレイン領域17の高濃度の不純物が 熟拡散等によりチャネル領域16内に侵入し易く なる。チャネル領域16内にドレイン領域17の 不純物が侵入すると、チャネル領域16が剪膜化 されているため、チャネル領域16におけるドレ イン領域17とチャネル領域16との境界近傍の 不純物濃度が高くなる。これにより、チャネル領 域 1 6 のドレイン領域 1 7 側における不統物分布 の変化が大きくなる。このため、チャネル領域1 6とドレイン領域17との境界において、電界が 集中し易くなり、ドレイン耐圧の低下を招くこと $T_2 > T_1$

となるように設定されている。すなわち、ドレイン領域17は、チャネル領域16よりも厚く形成されている。これにより、ドレイン領域がチャネル領域と同様に静設化されていた従来構造に比り現り、チャネル領域16とドレイン領域17との境界領域における電界の集中を緩和することが可能となる。この結果、ドレイン電流が急激に増大することになる。

チャネル領域16とドレイン領域17との間に 設けられた領域19は、チャネル領域16とほぼ 同等の不純物濃度を有しており、ドレイン領域1 7と同等の厚さで幅Wが次式で示すように設定されている。

. O < W ≤ 2 [ε φ F / (q N s)] *

このように領域 1 9 は、その幅 W が前述したチャネル領域を動作状態においてすべて空乏化できる

最大幅よりも狭くなるように設定されている。す
なわち、T 2 の厚さのSO J 膜 1 3 中にあってド

になる。

また、領域19はその幅がチャネル領域をすべて空乏化できる最大幅よりも狭くなるように設定されているので、ドレイン領域17に発生する正孔がこの領域19に蓄積されるということはなくなる。このため、この領域19が厚く形成されて正孔が蓄積された場合に生じる特性の変化を招くことはない。

次に、上述したような構造の半導体装置の製造

方法を、第2図(a)~(g) に示す製造工程所 面図を参照して説明する。

なお、第2図に示す製造方法においては、製造方法を簡単にするために、ドレイン領域側に形成されるのと同様な領域19をソース領域側にも形成している。このように、ドレイン領域側に形成する領域19と同様の領域をソース領域側に形成することによって、この発明における実施例の効果が扱われることはなく、また、特性が劣化することもない。

まず、面方位を(100)とするP型の単結晶シリコン摂板11上にSiO2からなる絶縁膜12をCVD法により1.5μα 程度の厚さに堆積形成する。続いて、この絶縁膜12上にレジストパターン(図示せず)を形成し、このレジストパターンを反応性イオンエッチンク程度の深さの凹部21を反応性イオンエッチンク(RIE)法により所定距離壁間して形成されたレジストパターンを除去する(第2図(a))。

審液で除去する。これにより、絶縁脱12の凸部上の膜厚が薄膜化されたP型の単結品シリコンからなるSOI膜13が形成される。ここで、絶縁膜12における凸部上のチャネル領域16となるSOI膜13の膜厚は3600人程度である(第2図(c))。

次に、SOI膜13上にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして、発子形成予定領域外のSOI膜13をRIE法により除去する。その様、900℃程度の温度で無酸化処理を行ない、200人程度の厚さのSiO2からなるゲート酸化膜14をSOI膜13上に形成する。この時に、SOI膜13の接面が酸化され、SOI膜13の放摩が100人程度減少する(第2図(4))。

次いで、全面に多結晶シリコン膜を堆積形成した後、絶縁膜12の凸部の編より最大で2w(w は前述した式で規定される)だけ広いレジストパ

次に、保護機23をフッ化アンモニウム水溶液により溶破除去する。続いて、単結晶シリコン膜25の表面を1000℃程度の温度で水紊燃焼酸化により酸化して酸化酸(図示せず)を形成する。ひき続いて、単結晶シリコン膜25中にP型の不輔物を低激度に導入した後、単結晶シリコン以25上に形成された酸化膜をフッ化アンモニウム水

 次に、全面に絶縁膜27を形成した後、コンタクトホールをドレイン領域17及びソース領域1 8上に開口し、この開口部にアルミニウム配稿2 8を形成し、MOS型のNチャネルトランジスタが形成される(第2図(g))。

このようにして製造されるトランスタに額域16に比べてドレイン領域16に比べてアレイル領域16に比べてチャネル領域16によりの境界付近におけるの境界付近におけるの境界付近になった。これにネル領域17との関に低低減17との関は17との関は17との関は17との関は17との関は17との関は17から、ドレイン領域17かの不統物のには、第10年のでは、第10年のでは、第10年のでは、第10年のでは、第10年のでは、第10年のでは、第10年のでは、第10年のでは、第10年のでは、第10年のでは、第10年のには、第10年のには、第10年のには、第10年のには、第10年のには、第10年のには、第10年のには、第10年のには、第10年のには、第10年のには、第10年のには、第10年のには、110年のには、110年のには、110年のには、110年のには、110年のには、110年のには、110年のには、110年のには、110年のには、110年のには、110年のには、110年のには、110年のには、110年のには、110年のに110年

なお、この発明は上記実施例に限定されること はなく実施することができる。例えば、SOI膜

4. 図面の簡単な説明


第1図はこの発明の一実施例に係る半導体装置の構造を示す断面図、第2図は第1図に示す装置の製造方法を示す工程断面図、第3図は第1図に示す装置の特性を従来と比較して示す図、第4図は第2図に示す製造方法の他の実施例を示す工程断面図、第5図は従来のSOI構造を有する半導体装置の構造を示す断面図である。

- 11…シリコン基板、
- 12…枪标股、
- 13…801股、
- 14…ゲート絶縁膜、
- 15…ゲート電極、
- 16…チャネル領域、
- 17…ドレイン領域、
- 18…ソース領域、
- 19…低激度領域。

に形成するトランジスタはNチャネルではなく、 Pチャネルであってもよい。また、基板11上に 形成される絶縁膜に設けられる凹部の形状は、第 2図(a)に示す形状に限らず、例えば第4図に 示すように基板11上の絶縁膜12a にテーパ状 の凹部21となるように形成してもよい。

また、領域19の不統物激度もチャンネル領域 と同等以上で、ドレイン領域の不統物激度以下で あればよい。


[発明の効果]




第1図

代理人弁理士 三 好 秀 和


特開平2-280381 (6)




第 2 図



第 3 図



第4図



第5図